vhdl语言里可以用减法吗

问题描述

精选答案

可以呀。如果操作数是整型或者实型，就可以直接用“+”、“-”号运算，如果是std_logic_vector类型，则需要先声明IEEE设计库和std_logic_unsigned程序包或者std_logic_signed程序包。