如何利用vivado的时序报告进行时序分析

问题描述

精选答案

综合，简单来说就是把RTL代码转换成后FPGA基本单元，综合分好几步，translate，代码转成基本的与或非等器件无关的逻辑电路；map，逻辑电路映射成FPGA基本单元，比如LUT，RAM，进位链和一些硬core之类的。

然后implementation，主要包含两步，placement，布局，把综合后的基本单元放到器件的各个位置；routing，布线，也就是把各个单元连接起来；一般还加一步physical synthesis，主要是为了优化后端时序。布局布线是很关键的，厂家都有不同的算法，时序优先，资源优先，功耗优先等。为了满足时序要求，工具要做很多轮迭代，或者跑好多种子，如果是大片子，资源占用率又高，跑10几个小时都正常。布局布线算法，是提高芯片可用性的关键，也是厂家的核心竞争力。