fpga两个pin怎么约束

问题描述

精选答案

管脚约束通常在设计早期就要确定下来，以保证电路板的设计同步进行 n对高速设计、复杂设计和具有大量I/O管脚的设 计，Xilinx推荐手工进行管脚约束 p实现工具可以自动布局逻辑和管脚，但是一般来说 不会是最优的 p管脚约束可以指导内部数据流向,不合理的管脚布 局很容易降低系统性能 p合理的管脚布局需要对所设计系统和Xilinx器件结构的详细 了解，如要考虑I/O bank、I/O电气标准等 p时钟(单端或差分)必须约束在专用时钟管脚 注意：时钟资源数量的限制 p最后使用dual-purpose管脚(如配置和DCI管脚)