如何理解数字电路中的“并行置数”。如：74LS94控制信号为11时，改集成移位寄存器处于并行置数

问题描述

精选答案

重新使输出端改成另外的数据并不一定要使寄存器清零，只要保证S1S0=11，让74LS194处于置数状态，在每个CP脉冲的上升沿处就会有Q3Q2Q1Q0=D3D2D1D0，将要改变的数据放在D3D2D1D0处就行。