adc时钟频率对输入阻抗的影响

问题描述

精选答案

通常，当频率较低时，小于等于100MHz，adc转换器的输入阻抗非常高，数千Ω左右；

当频率高于200MHz时，差分输入阻抗跌落至大约200Ω。

当ADC在采样与保持两种模式之间切换时，其输入阻抗会随频率和模式而变化。

输入阻抗的虚部（即容性部分）也是如此，低频时的容抗相当高，高频时逐渐变小到大约1-2pF。