fpga配置定义

问题描述

精选答案

fpga配置:

1、AS模式：

fpga每次上电时作为控制器，由fpga引导配置操作过程，它控制着外部存储器和初始化过程，对配置器件EPCS主动发出读取数据信号；

从而把EPCS的数据读入fpga中，实现对fpga的编程配置数据通过DATA0引脚送入fpga，配置数据被同步在DCLK输入上，1个时钟周期传送1位或者数据。

2、JTAG模式

JTAG：

JTAG是直接配置到fpga里面的，由于是SRAM，断电后要重烧；JTAG烧写的时SRAM对象文件（.sof）

JTAG配置的时间只与目标芯片的型号有关，而与具体应用无关。

3、被动配置方式（PS）

PS模式：

由外部计算机或控制器读取外部存储器的配置数据写入到fpga的配置过程。

控制配置过程的操作是在外部处理器上实现的，对于MAX V和MAX II可以通过PFL IP来实现这个过程，对于PC主机可以通过下载线来实现该过程。

被动配置模式又分为串行被动模式和并行被动模式。该模式可以实现对fpga在线可编程。

其他回答

孩子四轮学习法

FPGA器件有三类配置下载方式：主动配置方式（AS）和被动配置方式（PS）和最常用的（JTAG）配置方式。AS由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列：如EPCS1，EPCS4配置器件专供AS模式，目前只支持 Cyclone系列。使用Altera串行配置器件来完成。

Cyclone期间处于主动地位，配置期间处于从属地位。配置数据通过DATA0引脚送入 FPGA。配置数据被同步在DCLK输入上，1个时钟周期传送1位数据。PS则由外部计算机或控制器控制配置过程。通过加强型配置器件（EPC16，EPC8，EPC4）等配置器件来完成，在PS配置期间，配置数据从外部储存部件，通过DATA0引脚送入FPGA。配置数据在DCLK上升沿锁存，1个时钟周期传送1位数据。JTAG接口是一个业界标准，主要用于芯片测试等功能，使用IEEE Std 1149.1联合边界扫描接口引脚，支持JAM STAPL标准，可以使用Altera下载电缆或主控器来完成。