求一个fpga高速信号采集设计方案

问题描述

精选答案

处理好四个接口：前端模拟输入保证足够带宽和恰当的幅值、后端高速数据输出，多路LVDS信号硬件布线 或JESD204B的高速串口、采样时钟接口，控制jitter，时钟芯片要熟悉、供电接口，尤其是模拟电源部分，控制好电源的纹波。 原理设计是一个重点，硬件实现也很有挑战。