verilog中的位合并

问题描述

精选答案

直接写不可以比如assignc={A,B}[15:14]；编译器不认assignc={A,B}；assignd=c[15:14];编译器认顺便说下即使编译器认识你的写法，这样写是一种不好的习惯