FPGA里差分信号怎么转换为单端信号

问题描述

精选答案

1、对于作为LVDS传输的bank必须接2.5V的VCCIO。

2、左右bank（即1/2/5/6bank）的LVDS发送差分对信号无需外接匹配电阻，上下bank（即3/4/7/8bank）则需要。

1、2两条是PCB设计需要注意的地方

3、分配管脚时，左右bank的LVDS差分信号在IO分配时选择IO标准为LVDS；上下bank的LVDS差分信号在IO分配时选择IO标准为LVDS_E_3R。

4、在分配管脚时，只要指定LVDS信号的p端（+），则n端（-）自动匹配；实际在verilog中只要一个信号接口即可，无需一个差分对接口定义在源代码中。