请教：时钟和复位怎么测量

问题描述

精选答案

ALTERA FPGA的数据手册中明确指出，时钟可以经由任意管脚输入，但是最好经由FPGA上建议的时钟输入管脚输入，这样可以使时钟信号到达个模块时，延搁最小，也可以使时钟信号以最快速度进入PLL单元来获得高质量的时钟倍频或分频信号。FPGA对时钟信号的质量有着极高的要求，这一点务必注意。

PS : 同样在设计某些项目时，有些时候也让复位信号从这些管脚输入，使复位信号到达各个模块的延搁最。