CMOS或非门导通条件

问题描述

精选答案

CMOS或非门的导通条件为输入引脚同时处于低电位状态。当输入引脚A和B的电压都为低电平（通常是接地）时，CMOS或非门的输出引脚才能导通为高电平。若输入引脚中任一引脚处于高电平状态时，输出引脚将处于低电平状态，即不导通。

其他回答

铁建筑路人

反当两个输入端全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管才都导通，输出为高电平。