Verilog如何用持续赋值语句实现2选1多路选择器

问题描述

精选答案

持续赋值定义的2选1多路选择器 module MUX2_1(out,a,b,sel); input a, b, sel; output out; assign out = (sel==0) a:b; endmodule