0基础学verilog难不难想学习veri

问题描述

精选答案

不难的！verilog HDL和c 语法上有蛮多相似的，一个星期差不多就可以学会！但记住verilog HDL是硬件描述语言，要大脑中有电路，并且是并行执行的，而c语言是顺序执行的！我个人觉得很应该学啊，毕竟EDA是个很大的市场嘛!还有建议verilog 主要还是要结合CPLD,FPGA 实践重要！ 最后，祝你好运哈！