同步时序逻辑电路和异步时序逻辑电路有何不同

问题描述

精选答案

1、时钟信号不同

在同步时序逻辑电路中有一个公共的时钟信号，电路中各记忆元件受它统一控制，只有在该时钟信号到来时，记忆元件的状态才能发生变化，从而使时序电路的输出发生变化，而且每来一个时钟信号，记忆元件的状态和电路输出状态才能改变一次。

由于异步电路没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。

2、触发器的状态是否变化

同步时序电路中几乎所有的时序逻辑都是“同步逻辑”，有一个“时钟”信号，所有的内部内存（'内部状态'）只会在时钟的边沿时候改变。

异步时序逻辑电路分析时，还需考略各触发器的时钟信号，当某触发器时钟有效信号到来时，该触发器状态按状态方程进行改变，而无时钟有效信号到来时，该触发器状态将保持原有的状态不变。