systemc是一种系统级的建模语言

问题描述

精选答案

现已证明，C语言设计不仅生产效率高，而且也是对Verilog流程的补充。

SystemVerilog/SystemC的整合，使软件团队可以在与高效的硬件设计和验证过程开展合作的时候，用自有的编程语言进行工作，使整个方法途径在适宜的生产水平下进行。

工具和IP供应商正在为System Verilog提供支持。

IP提供商已认识到统一化所带来的益处，特别是在验证领域，语言的统一使他们不必考虑当前支持多种语言的需求。

Accellera已推出SystemVerilog 3.0，并计划2003年中期推出 3.1版。凭借在标准背后的能力水平和可以解决重大设计问题的潜力，这一产品必能在业内取得成功。