FPGA如果没有外部复位，如何产生复位信号，用来复位状态机，或者复位寄存器初值

问题描述

精选答案

FPGA设计一般用到PLL，因为外部晶振一般频率不高，并且PLL一般的FPGA都有的！

PLL锁相环倍频时钟后，当PLL输出信号稳定的时候，LOCKED信号会被拉高，也可以设置多少个时钟后LOCKED被拉搞，这个LOCKED上电为低，知道PLL锁定相位后，也就是时钟稳定后拉高，一般作为上电复位操作！